Document made available under the Patent Cooperation Treaty (PCT)

International application number: PCT/JP05/002712

International filing date: 21 February 2005 (21.02.2005)

Document type: Certified copy of priority document

Document details: Country/Office: JP

Number: 2004-044459

Filing date: 20 February 2004 (20.02.2004)

Date of receipt at the International Bureau: 24 March 2005 (24.03.2005)

Remark: Priority document submitted or transmitted to the International Bureau in

compliance with Rule 17.1(a) or (b)



日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

2004年 2月20日

出 願 番 号 Application Number:

特願2004-044459

[ST. 10/C]:


[JP2004-044459]

出 願 人
Applicant(s):

日本電気株式会社

特許庁長官 Commissioner, Japan Patent Office 2004年 8月30日





【書類名】 【整理番号】 【提出日】 【あて先】 【国際特許分類】 【発明者】	特許願 33410012 平成16年 2月20日 特許庁長官 殿 H01L 21/338
【住所又は居所】 【氏名】	東京都港区芝五丁目7番1号 日本電気株式会社内 岡本 康宏
【発明者】 【住所又は居所】 【氏名】	東京都港区芝五丁目7番1号 日本電気株式会社内安藤 裕二
【発明者】 【住所又は居所】 【氏名】	東京都港区芝五丁目7番1号 日本電気株式会社内 宮本 広信
【発明者】 【住所又は居所】 【氏名】	東京都港区芝五丁目7番1号 日本電気株式会社内中山 達峰
【発明者】 【住所又は居所】 【氏名】	東京都港区芝五丁目7番1号 日本電気株式会社内井上 隆
【発明者】 【住所又は居所】 【氏名】	東京都港区芝五丁目7番1号 日本電気株式会社内 葛原 正明
【特許出願人】 【識別番号】 【氏名又は名称】	000004237 日本電気株式会社
【代理人】 【識別番号】 【弁理士】	100123788 宮崎 昭夫
【氏名又は名称】 【電話番号】 【選任した代理人】	100088328
【識別番号】 【弁理士】 【氏名又は名称】 【選任した代理人】	金田 暢之
【選任した代達人】 【識別番号】 【弁理士】 【氏名又は名称】	100106297 伊藤 克博
【氏石文は石が】 【選任した代理人】 【識別番号】 【弁理士】	100106138
【氏名又は名称】 【手数料の表示】	石橋 政幸
【予納台帳番号】 【納付金額】 【提出物件の目録】	201087 21,000円 特許請求の範囲 1
【物件名】 【物件名】 【物件名】	特許請求の範囲 1 明細書 1 図面 1

ページ: 2/E

【物件名】 要約書 1 【包括委任状番号】 0304683

【書類名】特許請求の範囲

【請求項1】

ヘテロ接合を含むIII族窒化物半導体層構造と、該半導体層構造上に互いに離間して形成 されたソース電極およびドレイン電極と、前記ソース電極と前記ドレイン電極との間に形 成されたゲート電極と、前記半導体層構造上に形成された絶縁膜と、を有する電界効果ト ランジスタにおいて、

前記ゲート電極は、前記ドレイン電極側にひさし状に張り出し、かつ前記絶縁膜上に形 成されたフィールドプレート部を有しており、

前記絶縁膜の前記フィールドプレート部と前記半導体層構造との間に位置する部分の厚 さが、前記ゲート電極から前記ドレイン電極の方向に向かって次第に厚くなるように変化 していることを特徴とする電界効果トランジスタ。

【請求項2】

前記半導体層構造はA1GaN/GaNヘテロ構造を有している、請求項1に記載の電 界効果トランジスタ。

【請求項3】

前記絶縁膜の前記部分の厚さが階段状に変化している、請求項1または2に記載の電界 効果トランジスタ。

【請求項4】

前記絶縁膜の前記部分の厚さが連続的に変化している、請求項1または2に記載の電界 効果トランジスタ。

【請求項5】

前記絶縁膜がSiON膜からなる、請求項1から4のいずれか1項に記載の電界効果ト ランジスタ。

【請求項6】

前記絶縁膜がSiO2膜からなる、請求項1から4のいずれか1項に記載の電界効果ト ランジスタ。

【請求項7】

前記絶縁膜がSi N膜とSi O2膜との積層膜からなる、請求項1から4のいずれか1 項に記載の電界効果トランジスタ。

【書類名】明細書

【発明の名称】電界効果トランジスタ

【技術分野】

[0001]

本発明は、III族窒化物半導体を用いた電界効果トランジスタに関するものである。

【背景技術】

[0002]

図3は、従来技術によるヘテロ接合電界効果トランジスタ(Hetero-Junction Field Ef fect Transistor;以下、「HJFET」という。)の断面構造図である。このような従 来技術のHJFETは、例えば非特許文献1に報告されている。

[0003]

図3に示す従来のHJFETは、サファイア基板109の上にAlNバッファ層111 、GaNチャネル層112、およびA1GaN電子供給層113がこの順で積層されてい る。さらにAIGaN電子供給層113の上にソース電極101とドレイン電極103が 形成されており、これらの電極101,103はA1GaN電子供給層113にオーム性 接触している。また、ソース電極101とドレイン電極103との間にゲート電極102 が形成されており、このゲート電極102はA1GaN電子供給層113にショットキー 性接触している。このH J F E T の最上層には、S i N 膜 1 2 1 が表面保護膜として形成 されている。

[0004]

このようなAlGaN/GaN HJFETにおいては、コラプス量とゲート耐圧との 間にトレードオフが存在し、その制御が非常に困難である。AIGaN/GaNヘテロ接 合においては、AIGaN層とGaN層との格子不整合に起因するストレスによってピエ ゾ分極が発生し、AIGaN/GaN界面に2次元電子ガスが供給される。このため、素 子表面にストレスを生じる保護膜を形成すると、HJFETの素子特性に影響を与える。

[0005]

図4は、表面保護膜SiNの厚さと、コラプスによる電流変化量およびゲート耐圧との 関係を示すグラフである。

[0006]

ここで、コラプスとは、HJFETが大信号動作する際に、表面トラップの応答によっ て表面に負電荷が蓄積された状態になり、最大ドレイン電流が抑制される現象である。コ ラプスが顕著になると大信号動作時のドレイン電流が抑制されるため、飽和出力が低下す る。

[0007]

このようにコラプスが顕著な素子の表面にSiN膜を形成すると、SiN膜のストレス によってAlGaN中のピエゾ分極電荷が増加し、表面負電荷を打ち消す効果があるため 、コラプス量を減らすことができる。図4を参照すると、例えばSiN膜がない場合(膜 厚0 nm)ではコラプス量は60%以上であるが、SiN膜の膜厚が100 nmの場合で はコラプス量は10%以下に抑制できることがわかる。

[0008]

一方、表面負電荷はゲートードレイン間の電界集中を緩和し、ゲート耐圧を高める効果 がある。このため、SiN膜を厚くして表面負電荷が打ち消されると、ゲートードレイン 間の電界集中が顕著になり、ゲート耐圧が低下する。その結果、図4に示すように、コラ プスとゲート耐圧との間に、SiN膜の厚さの違いによるトレードオフが存在する。

[0009]

図5は、上記のHJFETの課題を解決するためにフィールドプレート部を付加した従 来技術の他のHJFETの断面構造図である。このような従来技術のHJFETは、例え ば非特許文献2に報告されている。

このHJFETは、SiC等からなる基板110上に構成されている。基板110上に 出証特2004-3077577 は半導体層からなるバッファ層111が形成されている。このバッファ層111上にGa Nチャネル層112が形成されている。チャネル層の上には、AlGaN電子供給層11 3が形成されている。この電子供給層113上にはオーム性接触がとられたソース電極1 01およびドレイン電極103が設けられている。ソース電極101とドレイン電極10 3との間には、ドレイン電極103側にひさし状に張り出したフィールドプレート部10 5を有し、ショットキー性接触がとられたゲート電極102が設けられている。電子供給 層113の表面はSiN膜121で覆われており、フィールドプレート部105の直下に はこのSiN膜121が存在している。

[0011]

上記のようにフィールドプレートを付加したHJFETによれば、コラプスとゲート耐 圧とのトレードオフを改善することが可能である。すなわち、大信号動作時のピンチオフ 状態時にはフィールドプレート部によってゲート近傍の電界が緩和されることによりゲー ト耐圧が改善し、オン状態時にはフィールドプレート部によって表面電位を変調して最大 のドレイン電流を流すことができる。

【非特許文献1】2001年インターナショナル・エレクトロン・デバイス・ミーテ ィング・ダイジェスト(IEDMO1-381~384)、安藤 (Y. Ando)

【非特許文献2】2001年エレクトロニクス・レターズ (Electronics Letters vo 1.37 p.196-197) 、Li等

【発明の開示】

【発明が解決しようとする課題】

[0012]

図3および図4を参照して説明したように、コラプスが顕著な素子の表面にSiN膜を 形成すると、SiN膜のストレスによってAlGaN中のピエゾ分極電荷が増加し、表面 負電荷を打ち消す効果がある一方で、SiN膜を厚くして表面負電荷が打ち消されると、 ゲートードレイン間の電界集中が顕著になり、ゲート耐圧が低下してしまう。

[0013]

そこで、図5に示す従来技術のようにソース電極とドレイン電極との間にフィールドプ レート部を設けることが提案されているが、フィールドプレート部の直下のSiN膜の膜 厚が厚い場合には十分な電界緩和効果を得ることができない。図5に示した従来のフィー ルドプレート構造では、30 V程度の動作電圧で要求されるゲート耐圧とコラプス抑制と の両立を図ることは可能であるが、50V以上の更なる高電圧による動作を実現する上で 必要とされるゲート耐圧とコラプス抑制との両立を図ることは困難である。

[0014]

コラプス抑制の効果はフィールドプレートの寸法が大きいほど高くなるので、フィール ドプレートの寸法を大きくすることでコラプス抑制の効果をより得ることが可能である。 しかしながら、フィールドプレートの寸法がゲート電極とドレイン電極との間隔の70% を超えると、ゲート耐圧がフィールドプレートとドレイン電極との間の電界集中で決まる ため、逆にゲート耐圧が低下する傾向がある。そのため、フィールドプレートの寸法を大 きくすることによるコラプス抑制には限界がある。

[0015]

そこで本発明は、より高い電圧による動作を実現する上で必要とされるゲート耐圧とコ ラプス抑制との両立を図ることが可能な電界効果トランジスタを提供することを目的とす

【課題を解決するための手段】

[0016]

上記目的を達成するため、本発明の電界効果トランジスタは、ヘテロ接合を含むIII族 窒化物半導体層構造と、該半導体層構造上に互いに離間して形成されたソース電極および ドレイン電極と、前記ソース電極と前記ドレイン電極との間に形成されたゲート電極と、 前記半導体層構造上に形成された絶縁膜と、を有する電界効果トランジスタにおいて、前 記ゲート電極は、前記ドレイン電極側にひさし状に張り出し、かつ前記絶縁膜上に形成さ

れたフィールドプレート部を有しており、前記絶縁膜の前記フィールドプレート部と前記 半導体層構造との間に位置する部分の厚さが、前記ゲート電極から前記ドレイン電極の方 向に向かって次第に厚くなるように変化していることを特徴とする。

[0017]

本発明の電界効果トランジスタによれば、フィールドプレート部を設けることにより、 ゲートードレイン間に高い逆方向電圧がかかった場合、ゲート電極のドレイン電極側の端 部にかかる電界がフィールドプレート部の働きによって緩和されるので、ゲート耐圧が向 上する。さらに、大信号動作時にはゲート直近の表面電位がフィールドプレート部によっ て特に効果的に変調されるため、表面トラップの応答によるコラプスの発生を抑制するこ とができる。

[0018]

さらに、本発明の電界効果トランジスタによれば、電界が最も集中するゲート電極の近 傍の領域における絶縁膜、すなわちフィールドプレート部の直下の絶縁膜の膜厚が、ゲー ト電極からドレイン電極の方向に向かって次第に厚くなるように変化しているので、その 領域における絶縁膜の膜厚が他の領域の絶縁膜よりも薄くなり、この領域で表面負電荷と フィールドプレート部との双方の働きによって電界集中を緩和し、ゲート耐圧を改善する ことができる。なお、表面負電荷はコラプスを引き起こす要因であるが、表面負電荷が生 じるのはゲート電極の直近であり、かつゲート電極の近傍の領域における絶縁膜は比較的 薄いためにフィールドプレート部によって効果的に表面電位を変調することができるので 、コラプスを抑制することが可能である。

[0019]

このように、本発明の電界効果トランジスタによれば、ゲート耐圧とコラプス抑制との 両立をより一層良好に図ることでき、従来よりも高い電圧による動作動作を実現すること が可能になる。

[0020]

さらに、前記半導体層構造はAlGaN/GaNヘテロ構造を有している構成としても よい。

$[0\ 0\ 2\ 1]$

さらには、前記絶縁膜の前記部分の厚さが階段状に変化している構成としてもよく、あ るいは、前記絶縁膜の前記部分の厚さが連続的に変化している構成としてもよい。

[0022]

また、前記絶縁膜がSiON膜、SiO2膜、あるいはSiN膜とSiO2膜との積層膜 からなる構成としてもよい。

【発明の効果】

[0023]

以上説明したように、本発明の電界効果トランジスタによれば、より高い電圧による動 作動作を実現する上で必要とされるゲート耐圧とコラプス抑制との両立を図ることができ

【発明を実施するための最良の形態】

[0024]

次に、本発明の実施形態について図面を参照して説明する。

[0025]

(第1の実施形態)

図1は、本発明の第1の実施形態に係るHJFETの断面構造図である。

[0026]

本実施形態のHJFETは、SiC等からなる基板10上に構成される。基板10上に は半導体からなるバッファ層11が形成されている。このバッファ層11上にGaNチャ ネル層12が形成されている。GaNチャネル層12の上には、A1GaN電子供給層1 3 が形成されている。このA 1 G a N電子供給層 1 3 上にはオーム性接触がとられたソー ス電極1およびドレイン電極3が設けられている。ソース電極1とドレイン電極3との間 には、ドレイン電極3側にひさし状に張り出したフィールドプレート部5を有し、ショッ トキー性接触がとられたゲート電極2が設けられている。AlGaN電子供給層13の表 面は絶縁膜であるSiON膜23で覆われており、フィールドプレート5の直下のSiO N膜23 (フィールドプレート層23a) は、ゲート電極2側からドレイン電極3側に向 かって階段状に厚くなっている。

[0027]

本実施形態のHJFETは、以下のように形成される。

まず、SiC等からなる基板10上に、例えば分子線エピタキシ(Molecular Beam Epi taxy; MBE) 成長法によって半導体を成長させる。このようにして形成した半導体層は 、基板10側から順に、アンドープのAINからなるバッファ層11(膜厚20nm)、 アンドープのGaNからなるチャネル層12 (膜厚2 μ m)、アンドープのA10.2Ga0 . 8 NからなるAlGaN供給層13(膜厚25nm)である。

[0029]

次いで、エピタキシャル層構造の一部をGaNチャネル層12が露出するまでエッチン グ除去することにより、素子間分離メサ(不図示)を形成する。続いて、AlGaN電子 供給層13上に、例えばTi/Alなどの金属を蒸着することによってソース電極1およ びドレイン電極3を形成し、650℃でアニールを行うことでオーム性接触を取る。

[0030]

続いて、SiON膜23(膜厚150nm)をプラズマCVD法等によって形成する。 SiON膜23のうちフィールドプレート部5に覆われる部分であるフィールドプレート 層23aの膜厚をエッチングによって階段状に変え、完全に除去して露出したAIGaN 電子供給層13上に例えばNi/Auなどの金属を蒸着して、フィールドプレート部5を 有するショットキー接触のゲート電極2を形成する。本実施形態では、図1に示すように 、フィールドプレート層23aの厚さをゲート電極2からドレイン電極3の方に向かうに つれて次第に厚くなるように3段階に階段状に変化させている。

[0031]

このようにして、図1に示したHJFETを作製する。

[0032]


本実施形態のようにフィールドプレート部5を設けることにより、ゲートードレイン間 に高い逆方向電圧がかかった場合、ゲート電極2のドレイン電極3側の端部にかかる電界 がフィールドプレート部5の働きによって緩和されることにより、ゲート耐圧が向上する 。さらに、大信号動作時にはゲート直近の表面電位がフィールドプレート部5によって特 に効果的に変調されるため、表面トラップの応答によるコラプスの発生を抑制することが できる。

[0033]

加えて、本実施形態によれば、電界が最も集中するゲート電極2の近傍の領域における SiON膜23、すなわちフィールドプレート部5の直下のSiON膜23であるフィー ルドプレート層23aを他の領域のSiON膜23よりも薄くすることで、この領域で表 面負電荷とフィールドプレート部5との双方の働きによって電界集中を緩和し、ゲート耐 圧を改善することが可能である。なお、表面負電荷はコラプスを引き起こす要因であるが 、表面負電荷が生じるのはゲート電極2の直近であり、かつフィールドプレート層23a は比較的薄いためにフィールドプレート部5によって効果的に表面電位を変調することが できるので、コラプスを抑制することが可能である。

[0034]

本実施形態のようにフィールドプレート層 2 3 a の厚さを階段状に変化させている構成 では、フィールドプレート層 2 3 a の膜厚が最も薄い部分(第 1 段目の部分)の、ゲート 電極 2 とドレイン電極 3 との間に延びる方向の寸法を 0.3 μ m以上とすることが好まし い。さらには、フィールドプレート層 2 3 a の膜厚が最も薄い部分の上記寸法を 0. 5 μ m以上とすることが好ましい。また、ドレイン電極3側に延びるフィールドプレート部5



[0035]

フィールドプレート部5の寸法が大きいほどコラプス抑制の効果は高いが、ゲート耐圧 はフィールドプレート部5とドレイン電極3の間の電界集中で決まるため、フィールドプ レート部5のドレイン電極3側の端部がゲート電極2とドレイン電極3の間隔の70%を 超えると、逆にゲート耐圧が低下する傾向がある。このため、フィールドプレート部5の 寸法をゲート電極2とドレイン電極3の間隔の70%以下とすることが好ましい。

[0036]

本実施形態では、フィールドプレート部5の直下のSiON膜23からなるフィールド プレート層23aの厚さをゲート電極2からドレイン電極3の方に向かうにつれて次第に 厚くなるように3段階に変化させているが、その厚みが少なくとも2段階に変化する構成 を有していれば同様の効果を得ることができる。また、本実施形態ではフィールドプレー ト層23aを構成する絶縁膜としてSiON膜を用いた例を示したが、SiON膜に代え てSiN膜、SiO2膜、あるいはSiN膜とSiO2膜との積層膜を用いた場合にも同様 の効果を得ることができる。

[0037]

(第2の実施形態)

図2は、本発明の第2の実施形態に係るHJFETの断面構造図である。

[0038]

本実施形態のHJFETは、SiC等からなる基板10上に構成される。基板10上に は半導体からなるバッファ層11が形成されている。このバッファ層11上にGaNチャ ネル層12が形成されている。GaNチャネル層12の上には、AIGaN電子供給層1 3が形成されている。このA1GaN電子供給層13上にはオーム性接触がとられたソー ス電極1およびドレイン電極3が設けられている。ソース電極1とドレイン電極3との間 には、ドレイン電極3側にひさし状に張り出したフィールドプレート部5を有し、ショッ トキー性接触がとられたゲート電極2が設けられている。AIGaN電子供給層13の表 面は絶縁膜であるSiON膜23で覆われており、フィールドプレート5の直下のSiO N膜23 (フィールドプレート層23a) は、ゲート電極2側からドレイン電極3側に向 かって連続的に厚くなっている。

[0039]

本実施形態のHJFETは、以下のように形成される。

[0040]

まず、SiC等からなる基板10上に、例えば分子線エピタキシ(MBE)成長法によ って半導体を成長させる。このようにして形成した半導体層は、基板10側から順に、ア ンドープのA1Nからなるバッファ層11(膜厚20nm)、アンドープのGaNからな るチャネル層 1 2 (膜厚 2 μ m)、アンドープの A 1 0.2 G a 0.8 N からなる A 1 G a N 供 給層13(膜厚25nm)である。

[0041]

次いで、エピタキシャル層構造の一部をGaNチャネル層12が露出するまでエッチン グ除去することにより、素子間分離メサ(不図示)を形成する。続いて、AlGaN電子 供給層13上に、例えばTi/Alなどの金属を蒸着することによってソース電極1およ びドレイン電極3を形成し、650℃でアニールを行うことでオーム性接触を取る。

[0042]

続いて、SiON膜23(膜厚150nm)をプラズマCVD法等によって形成する。 SiON膜23のうちフィールドプレート部5に覆われる部分をテーパー状にエッチング することで、ゲート電極2側からドレイン電極3側に向かって膜厚が連続的に厚くなるフ ィールドプレート層23aを形成するとともに、A1GaN電子供給層13の一部を露出 させ、露出したA1GaN電子供給層13上に例えばNi/Auなどの金属を蒸着して、

フィールドプレート部5を有するショットキー接触のゲート電極2を形成する。

[0043]

このようにして、図2に示したHJFETを作製する。

[0044]

本実施形態においても、フィールドプレート部5を設けることにより、ゲートードレイ ン間に高い逆方向電圧がかかった場合、ゲート電極2のドレイン電極3側の端部にかかる 電界がフィールドプレート部5の働きによって緩和されることにより、ゲート耐圧が向上 する。さらに、大信号動作時にはゲート直近の表面電位がフィールドプレート部5によっ て特に効果的に変調されるため、表面トラップの応答によるコラプスの発生を抑制するこ とができる。

[0045]

加えて、電界が最も集中するゲート電極2の近傍の領域におけるSiON膜23、すな わちフィールドプレート部5の直下のSiON膜23であるフィールドプレート層23a を他の領域のSiON膜23よりも薄くすることで、この領域で表面負電荷とフィールド プレート部5との双方の働きによって電界集中を緩和し、ゲート耐圧を改善することが可 能である。なお、表面負電荷はコラプスを引き起こす要因であるが、表面負電荷が生じる のはゲート電極2の直近であり、かつフィールドプレート層23aは比較的薄いためにフ ィールドプレート部5によって効果的に表面電位を変調することができるので、コラプス を抑制することが可能である。

[0046]

本実施形態のようにフィールドプレート層 2 3 a の厚さを連続的に変化させている構成 では、フィールドプレート層23aの膜厚が変化する領域の、ゲート電極2とドレイン電 極3との間に延びる方向の寸法を0.3μm以上とすることが好ましい。さらには、フィ ールドプレート層 2 3 a の膜厚が変化する領域の上記寸法を 0. 5 μ m以上とすることが 好ましい。また、フィールドプレート部5の端部は、ドレイン電極3にオーバーラップし ない位置とすることが好ましい。さらに、第1の実施形態で説明した理由により、フィー ルドプレート部5の寸法をゲート電極2とドレイン電極3の間隔の70%以下とすること が好ましい。

[0047]

本実施形態では、フィールドプレート部5の直下の全域にわたってフィールドプレート 層23aの厚さを変化させているが、フィールドプレート部5の直下の少なくとも一部の 領域においてフィールドプレート層23aの厚さを変化させる構成であれば同様の効果を 得ることができる。また、本実施形態ではフィールドプレート部5がドレイン電極3側に ひさし状に張り出す構成になっているが、フィールドプレート部5がソース電極1側にひ さし状に張り出す構成としてもよい。また、本実施形態ではフィールドプレート層 2 3 a を構成する絶縁膜としてSiON膜を用いた例を示したが、SiON膜に代えてSiN膜 、SiO2膜、あるいはSiN膜とSiO2膜との積層膜を用いた場合にも同様の効果を得 ることができる。

【図面の簡単な説明】

[0048]

- 【図1】本発明の第1の実施形態に係るHJFETの断面構造図である。
- 【図2】本発明の第2の実施形態に係るHJFETの断面構造図である。
- 【図3】従来技術によるヘテロ接合電界効果トランジスタの断面構造図である。
- 【図4】表面保護膜SiNの厚さと、コラプスによる電流変化量およびゲート耐圧と の関係を示すグラフである。
- 【図5】フィールドプレート部を付加した従来技術の他のHJFETの断面構造図で ある。


【符号の説明】

[0049]


ソース電極 1

- 2 ゲート電極
- 3 ドレイン電極
- 5 フィールドプレート部
- 10 基板
- 11 バッファ層
- 12 GaNチャネル層
- 13 A1GaN電子供給層
- 23 SiON膜
- 23a フィールドプレート層


【書類名】図面【図1】




【図2】




【図3】



【図4】



【図5】





【要約】

【課題】 より高い電圧による動作を実現する上で必要とされるゲート耐圧とコラプス抑制との両立を図ることが可能な電界効果トランジスタを提供する。

【解決手段】 電界効果トランジスタは、GaNチャネル層12とA1GaN電子供給層13を含む半導体層構造と、電子供給層13上に互いに離間して形成されたソース電極1およびドレイン電極3と、ソース電極1とドレイン電極3との間に形成されたゲート電極2と、電子供給層13上に形成されたSiON膜23とを有している。ゲート電極2は、ドレイン電極3側にひさし状に張り出し、かつSiON膜23上に形成されたフィールドプレート部5を有している。SiON膜23のフィールドプレート部5と電子供給層13との間に位置する部分(フィールドプレート層23a)の厚さが、ゲート電極2からドレイン電極3の方向に向かって次第に厚くなるように変化している。

【選択図】 図1

特願2004-044459

出願人履歴情報

識別番号

[000004237]

1. 変更年月日 [変更理由] 住 所 氏 名 1990年 8月29日 新規登録 東京都港区芝五丁目7番1号 日本電気株式会社